طراحی و پیاده سازی یک transceiver تک کانال با سرعت 16 میلیارد بیت بر ثانیه در پروسه 0.18m cmos

با افزایش روز افزون ارتباطات و نیاز به انتقال داده با سرعت بالا و قیمت کمتر، طراحی مدارات انتقال داده از اهمیت خاصی برخوردار شده اند، بطوریکه هر روزه یک استاندارد جدید یا پروتکل تازه برای انتقال داده تعریف می گردد. روشهای مختلف بوجود آمده بر اساس نیاز موجود بوده و هر کدام در کاربرد خاصی قابلیت خود را بهتر نشان می دهد. مثلاً برای pci express، usb، sata و hdmi و غیره و غیره، استانداردهای مختلفی تعریف می گردد و علت اصلی آن تفاوت در نوع واسط های استفاده شده و نرخ انتقال داده ی مورد نیاز است. البته کاربردهای بی سیم انتقال داده نیز استانداردهای خاص خود را دارا ست که موضوع بحث در اینجا نمی باشد. انتقال داده در حالت کلی به دو صورت سری و یا موازی انجام پذیر است. از آنجاییکه روش موازی نیاز به تعداد خطوط بیشتری نسبت به روش سری دارد و از لحاظ سخت افزاری سنگین تر است، لذا گران قیمت تر بوده و امروزه بجز موارد بخصوصی، دیگر از آن استفاده نمی شود. اما در روش سری نیز کار به سادگی انجام نمی پذیرد و آن نیز به نوبه خود چالشهای مربوط به خود را دارا ست. در این روش ابتدا داده موازی به شکل سری در می آید که برای حفظ نرخ داده باید سرعت آن بیشتر شود که به این عمل سریال سازی (serialization) گویند. سپس داده با عبور از خط انتقال به گیرنده می رسد که نقش آن دریافت اطلاعات ارسالی و تبدیل دوباره آنها به داده موازی می باشد. این عمل را باصطلاح deserialization می گویند. اکنون اگر تراشه ای هر دو قابلیت serialization و deserialization را داشته باشد، به آن serdes core گفته می شود. چالشهای موجود در زمینه طراحی فرستنده و گیرنده از مشخصات خط انتقال نشأت می گیرند. به این معنی که اگر خط انتقال تضعیف نداشته باشد و از خود تضعیف های مختلفی در فرکانسهای مختلف نشان ندهد دیگر چالشی در کار نخواهد بود و عمدتاً سرعت مدار است که انتقال داده را محدود می کند. اما تضعیف موجود در خط انتقال نه تنها باعث کوچک شدن دامنه سیگنال می شود بلکه باعث بوجود آمدن پدیده isi نیز می گردد که به معنی تداخل بین اطلاعات ارسالی است و در واقع هر داده بر روی داده های بعدی تأثیر میگذارد. از اینرو برای مقابله با این مشخصه خط انتقال نیاز به استفاده از متعادل سازها دیده می شود که کار آنها تطبیق داده ارسالی با مشخصات خط و یا تغییر مشخصات خط جهت دریافت صحیح داده می باشد. بسته به اینکه خط انتقال کابل باشد یا مسیرهای روی برد مدار چاپی و یا تلفیقی از هر دو و یا هر خط دیگر با مشخصات مربوط به خود، روشهای متفاوتی برای متعادل سازی بکار گرفته می شوند. البته در این میان نباید از نقش کدینگ های مختلف جهت مقابله با مشخصات خط غافل ماند. ممکن است در انتقال داده با استفاده از یک کدینگ خاص نیاز به متعادل ساز دیده نشود در حالیکه در شرایط یکسان با کدینگ دیگر مجبور به استفاده از متعادل- سازهای خیلی پیچیده باشیم. ساختار این پایان نامه به اینصورت است که در فصل اول پس از بررسی کلی سیستمهای serdes طرح مسأله می نماییم و برای حل آن ابتدا به سراغ مشخصه خط انتقال رفته و در فصل دوم رفتار آنرا برای کاربرد بیان شده بدقت مدل می نماییم. در فصل سوم بر اساس مشخصه خط انتقال، درایورهای مختلف بررسی شده و درایور مناسب طراحی شده است. در فصل چهارم تکنیک افزایش discrete tuning برای vco مورد بررسی قرار گرفته و مشکل محدوده تنظیم محدود برای lcvco مورد بررسی قرار می گیرد. در فصل پنجم تکنیکی ارائه شده است که با استفاده از یک adc مدار vco را کنترل می نماید تا بتواند بصورت خودکار فرکانس نوسان vco را تعیین کند. در فصل ششم ساختار مدار serializer ارائه شده تشریح شده است و در فصل هفتم تکنیک ارائه شده برای خلاصه کردن مدار cdr و همچنین روش منحصر به فرد ارائه شده برای متعادل سازی خط انتقال مورد بررسی قرار می گیرد و در فصل هشتم layout و ملاحظات مربوط به آن آورده شده است. در نهایت در فصل نهم یک نتیجه گیری کلی از کار انجام شده صورت می پذیرد که به بیان کارهای جدید انجام شده در این پایان نامه می پردازد. ذکر این نکته ضروری است که جهت ایجاد امکانات تست برای مدار طراحی شده، یک مدار تولید کننده داده شبه تصادفی در طرف فرستنده قرار داده شده است تا از طریق ارسال آن به طرف گیرنده بتوان نرخ خطا را با استفاده از مدار آشکارساز خطا برای همان داده شبه تصادفی اندازه گیری کرد. یک نکته مهم دیگر اینکه برای مشاهده داده دریافت شده در طرف گیرنده، از یک بافر با پهنای باند بالا استفاده شده است تا بتواند پروب تست را درایو کند.